【課程介紹】

階段：主要幫助學員了解 FPGA 系統(tǒng)設(shè)計的基礎(chǔ)知識，掌握 FPGA 小系統(tǒng)硬件

電路設(shè)計方法，學會操作 QuartusII 軟件來完成 FPGA 的設(shè)計和開發(fā)。1.1 可 1.編

程邏輯器件簡介

2.可編程邏輯器件的發(fā)展歷史

3. FPGA/CPLD 的基本結(jié)構(gòu)

3.1 FPGA 的基本結(jié)構(gòu)

3.2 CPLD 的基本結(jié)構(gòu)

3.3 FPGA 和 CPLD 的比較

3.4 FPGA/CPLD 的設(shè)計流程

4. PLD/FPGA 的分類和使用

5. FPGA 關(guān)鍵電路的設(shè)計（小電路設(shè)計）：

5.1 FPGA 管腳設(shè)計

5.2 下載配置與調(diào)試接口電路設(shè)計

5.3 高速 SDRAM 存儲器接口電路設(shè)計

5.4 異步 SRAM（ASRAM）存儲器接口電路設(shè)計

5.5 FLASH 存儲器接口電路設(shè)計

5.6 開關(guān)、按鍵與發(fā)光 LED 電路設(shè)計

5.7 VGA 接口電路設(shè)計

5.8 PS/2 鼠標及鍵盤接口電路設(shè)計

5.9 RS-232 串口

5.10 字符型液晶顯示器接口電路設(shè)計

5.11 USB2.0 接口芯片 CY7C68013 電路設(shè)計

5.12 電源電路設(shè)計

5.13 復位電路設(shè)計

5.14 撥碼開關(guān)電路設(shè)計

5.15 i2c 總線電路設(shè)計

5.16 時鐘電路設(shè)計

5.17 圖形液晶電路設(shè)計

第二階段：介紹熟練掌握硬件描述語言(Verilog HDL)是 FPGA 工程師的基本要求

求。通過本節(jié)課程的學習，學員可以了解目前流行的 VerilogHDL 語言的基本語法，掌握 Verilog HDL 語言中常用的基本語法。通過本節(jié)課程學習，學員可以設(shè)計一些簡單的 FPGA 程序，掌握組合邏輯和時序邏輯電路的設(shè)計方法。通過實戰(zhàn)訓練 ，學員可以對 Verilog HDL 語言有更深入的理解和認識。

2.1 硬件描述語言簡介

2.1.1 Verilog HDL 的特點

2.1.2 Verilog HDL 的設(shè)計流程簡介

2.2 Verilog 模塊的基本概念和結(jié)構(gòu)

2.2.1 Verilog 模塊的基本概念

2.2.2 Verilog HDL 模塊的基本結(jié)構(gòu)

2.3 數(shù)據(jù)類型及其常量及變量

2.4 運算符及表達式

2.4.1 算術(shù)運算符

2.4.2 關(guān)系運算符

2.4.3 邏輯運算符

2.4.4 按位邏輯運算符

2.4.5 條件運算符

2.4.6 移位運算符

2.4.7 拼接運算符

2.4.8 縮減運算符

2.5 條件語句和循環(huán)語句

2.5.1 條件語句

2.5.2 case 語句

2.5.3 while 語句

2.5.4 for 語句

2.6 結(jié)構(gòu)說明語句

2.6.1 initial 語句

2.6.2 always 語句

2.6.3 task 和 function 語句

2.7 系統(tǒng)函數(shù)和任務

2.7.1 標準輸出任務

2.7.2 仿真控制任務

2.7.3 時間度量系統(tǒng)函數(shù)

2.7.4 文件管理任務

2.8 小結(jié)

第三階段 Altera FPGA 設(shè)計

3.1 Altera 高密度 FPGA

3.1.1 主流高端 FPGA——Stratix 系列

3.1.2 內(nèi)嵌高速串行收發(fā)器的 FPGAStratix GX 系列

3.2 Altera 的 Cyclone 系列低成本 FPGA

3.2.1 新型可編程架構(gòu)

3.2.2 嵌入式存儲資源

3.2.3 專用外部存儲接口電路

3.2.4 支持的接口和協(xié)議

3.2.5 鎖相環(huán)的實現(xiàn)

3.2.6 I/O 特性

3.2.7 Nios II 嵌入式處理器

3.2.8 配置方案

3.3 Altera 的 MAX II 系列 CPLD 器件

3.4 Quartus II 軟件綜述

3.4.1 Quartus II 軟件的特點及支持的器件

3.4.2 Quartus II 軟件的工具及功能簡介

3.4.3 Quartus II 軟件的用戶界面

3.5 設(shè)計輸入

3.5.1 建立工程

3.5.2 建立設(shè)計

3.6 綜合

3.7 布局布線

3.8 仿真

3.9 編程與配置

3.10 小結(jié)

第四階段：隨著 FPGA 芯片的性能和密度不斷提高, 基于 FPGA 產(chǎn)品開發(fā)正在逐漸成

熟并且在很多領(lǐng)域得到了應用。本階段重點學習在 FPGA 產(chǎn)品設(shè)計核心技術(shù)

4.1 FPGA 的硬件設(shè)計技術(shù)

4.2 基于 Nios II 的 SOPC 系統(tǒng)設(shè)計

4.3 Nios II 的 SOPC 系統(tǒng)的設(shè)計實例

4.4 系統(tǒng)時序邏輯設(shè)計技術(shù)

4.5 基于 FPGA 的 IP 核設(shè)計技術(shù)

4.6FPGA 的數(shù)據(jù)采集系統(tǒng)設(shè)計

4.7 基于 FPGA 的硬件回路仿真器設(shè)計

第五階段 Alter 的 IP 工具

5.1 IP 的概念

5.2 Alter 可提供的 IP

5.3 Alter IP 在設(shè)計中的作用

5.4 使用 Alter 的基本宏功能

5.5 使用 Alter 的 IP 核

第六階段：總結(jié)答疑，由工程師帶領(lǐng)學員設(shè)計項目

質(zhì)量**：

1.每個班提供充足的實踐操作和問題輔導答疑時間。**人手一臺機、1套實驗器材！

2.所有班級均采用小班授課，20%理論+60%實戰(zhàn)+20%項目實踐

3.在學習期間均會獲得我公司研發(fā)部幾十位工程師、國際項目經(jīng)理等的技術(shù)支持，除正常學習時間外，其他任何時間學員均可前來進行額外實踐

4.考核合格頒發(fā)證書：信息產(chǎn)業(yè)部頒發(fā)《單片機統(tǒng)設(shè)計工程師》證書（可選300元）

5.提供一年的的免費技術(shù)支持服務。

6.學員可以加入信盈達嵌入式研發(fā)中心就職或者兼職參與項目設(shè)計

【課程目標】

1.本課程結(jié)合目前熱門的 FPGA 技術(shù)，由多年開發(fā)經(jīng)驗的工程師授課，系統(tǒng)地介紹了

2.FPGA 的基本設(shè)計方法。學習 FPGA/CPLD 概念的基礎(chǔ)上， Altera 公司和 Xilinx 公司

3.主流 FPGA/CPLD 的結(jié)構(gòu)與特點。 本課程在 FPGA 應用開發(fā)方面主要有： 初級篇內(nèi)容包

4.括 Verilog HDL 語言基礎(chǔ)，Altera 公司 FPGA 設(shè)計工具 Quartus II 軟件綜述，F(xiàn)PGA

5.組合邏輯設(shè)計技術(shù)等， 篇內(nèi)容包括 FPGA 的硬件設(shè)計技術(shù)， 基于 Nios II 的 SOPC

6.系統(tǒng)設(shè)計，NiosII SOPC 系統(tǒng)設(shè)計實例，系統(tǒng)時序邏輯設(shè)計技術(shù)以及基于 FPGA 的 IP核設(shè)計技術(shù)。

【教學**】

1.每個班提供充足的實踐操作和問題輔導答疑時間。**人手一臺機、1套實驗器材！

2.所有班級均采用小班授課，20%理論+60%實戰(zhàn)+20%項目實踐

3.在學習期間均會獲得我公司研發(fā)部幾十位工程師、國際項目經(jīng)理等的技術(shù)支持，除正常學習時間外，其他任何時間學員均可前來進行額外實踐

4.考核合格頒發(fā)證書：信息產(chǎn)業(yè)部頒發(fā)《單片機統(tǒng)設(shè)計工程師》證書（可選300元）

5.提供一年的的免費技術(shù)支持服務。

6.學員可以加入信盈達嵌入式研發(fā)中心就職或者兼職參與項目設(shè)計

【機構(gòu)介紹】

深圳信盈達電子有限公司是一家專注于單片機、ARM、嵌入式產(chǎn)品開發(fā)和技術(shù)培訓的高新技術(shù)服務企業(yè)，公司下設(shè)開發(fā)部和技術(shù)培訓部。公司開發(fā)部為國內(nèi)外眾多客戶開發(fā)多款基于嵌入式單片機、ARM等技術(shù)的整套方案和高性能產(chǎn)品，技術(shù)培訓部提供的單片機、ARM、嵌入式產(chǎn)品開發(fā)工程師培訓。同時為眾多工程師，各大師專院校提供實驗器材及技術(shù)培訓課程!

信盈達校企合作中心：立足 “取之與高校、鑄之與信盈達、用之于企業(yè)”的新理念，信盈達積極與各高校展開合作，共同培養(yǎng)新型高端嵌入式技術(shù)人才，信盈達以實際應用為主，集合企業(yè)熱門技術(shù)需求，理論和實戰(zhàn)結(jié)合的人才培養(yǎng)解決方案。與華南理工，江西理工，石化學院，湖南科技大學等全國100多所專業(yè)院校建立合作，側(cè)重在卓越工程師、專業(yè)嵌入式課程、校內(nèi)外委托培養(yǎng)、高校師資培養(yǎng)、項目開發(fā)、實習實訓等眾多項目上展開合作，信盈達研發(fā)中心推出的學習板單片機/ARM/FPGA等教學儀器，學習工具為全國大專院校提供實驗室，共建實驗室等服務，建立整套解決方案。

【師資力量】

何老師（12年經(jīng)驗）

信盈達工控事業(yè)部項目經(jīng)理，12年電子、 嵌入式軟件行業(yè)研發(fā)、測試及管理工作經(jīng)驗（三年 電子產(chǎn)品試產(chǎn)及測試經(jīng)驗；三年SUNPLUS\ARM\ PIC\AVR等CPU軟件研發(fā)經(jīng)驗；六年嵌入式ARM\ MIPS等CPU架構(gòu)下裸機、帶操作系統(tǒng)（uc/os、 LINUX）編程經(jīng)驗）。

承接項目:

物聯(lián)網(wǎng)客戶端及控制端項目

禾岡補水寶

智能小區(qū)節(jié)能電源管理系統(tǒng)

廣東海事局遙測遙控航標燈項目

智能小區(qū)節(jié)能電源管理系統(tǒng)

戶外大屏幕廣告屏控制系統(tǒng)

陳老師(10年經(jīng)驗)

信盈達講師、技術(shù)總監(jiān)，嵌入式Linux、 Android研發(fā)工程師。十年嵌入式LINUX&Android 項目研發(fā)經(jīng)驗，具有豐富的嵌入式系統(tǒng)軟件開發(fā)經(jīng) 驗。精通Android下JAVA編程，精通LINUX下C及 C++編程，對ARM的Linux&Android應用開發(fā)及 系統(tǒng)開發(fā)具有深刻的理解和豐富的經(jīng)驗。擁有豐富 的嵌入式物聯(lián)網(wǎng)、可穿戴設(shè)備、消費、工控類電子 領(lǐng)域內(nèi)嵌入式產(chǎn)品的規(guī)劃、研發(fā)和量產(chǎn)的經(jīng)驗。

承接項目:

物聯(lián)網(wǎng)客戶端及控制端項目

智能家居網(wǎng)絡(luò)控制系統(tǒng)

智能可視樓宇對講系統(tǒng)

廣東海事局遙測遙控航標燈項目